PATENT ABSTRACTS OF JAPAN

(11)Publication number:

56-019657

(43) Date of publication of application: 24.02.1981

H01L 27/06 (51)Int.CI. H01L 29/72 H01L 29/78

(21)Application number: 54-095877

(71)Applicant: MITSUBISHI ELECTRIC CORP

(72)Inventor: KOMATSU TAKEO (22)Date of filing: 26.07.1979


AKIYAMA TOSHIHIKO

(54) SEMICONDUCTOR IC

(57) Abstract:

PURPOSE: To protect an FET gate from an instantaneous high voltage caused by a static electricity charged on a human body by a method wherein an NPN-type transistor and a Zener diode are provided between an input terminal of an MISFET, with which the IC is constituted, and an earth terminal.

CONSTITUTION: The input terminal T is connected to a gate of the MISFET to be protected and the earth terminal E is connected to the source or drain of the element 2 and the substrate of the element 2. Then, in order to protect the element 2 gate, an emitter of a transistor 8 is connected to the input terminal T and a collector is connected to the earth terminal E respectively using an NPN-type transistor 8 and a Zener diode 9. In addition, the Zener diode 9 is connected between the base of the transistor 8 and the earth terminal E. As a result, when an overvoltage is applied on the input terminal, the transistor 8 bypasses it instantly and no damage is given to the element 2 gate.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報(A)

昭56—19657

(1) Int. Cl.³ H 01 L 27/06 識別記号

庁内整理番号 6426--5F 7514--5F 6603--5F 砂公開 昭和56年(1981) 2月24日

発明の数 1 審査請求 未請求

(全 4 頁)

60半導体集積回路

20特

願 昭54—95877

29/72

29/78

②出 願 昭54(1979)7月26日

@発 明 者 小松武生

伊丹市瑞原 4 丁目 1 番地三菱電 機株式会社北伊丹製作所内 仍発 明 者 秋山俊彦

尼崎市南清水字中野80番地三菱 電機株式会社伊丹製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

⑩代 理 人 弁理士 葛野信一 外1名

'明 組 · 1

1. 発明の名称

半導体集積回路

- 2. 特許請求の範囲
- (1) 入力信号が印加される入力端子にゲートが、基準電位点にソースがそれぞれ接続された被保護総数ゲート形電界効果トランジスタ素子、約記入力端子にエミッタが、基準電位点にコレクタがそれぞれ接続されたパイポーラ形半導体素子、このパイポーラ形半導体素子のペースと上記基準電位点との間に接続された定電圧素子を偏えた半導体集成回路。
- (2) 定電圧祭子はセナーダイオードであるとと を特敵とする特許請求の範囲第1項に記載の 半導体無検回路。
- 8. 発明の詳細な説明

との発引は半導体集積回路、特に絶滅グート形 電料効果トラングスタ(以下 MISSETと称する)を 主要能動業子とし、この MISSET のゲート破滅を防 止できる適路の改良に関する。 一般に、MISPBTはその構造上、例えばアルミニウムからなるゲートと基準とを一対の電板とし、かつその間に絶縁物を有する平行コンデンサとみなせるので、ゲートへ印加し得る電圧の大きさは自ずから限度がある。このため、ゲートへサージ等による異常電圧が印加された場合、ゲート破壊を起こすととがあるので、MISPBT のゲート保護回路が必要となつていた。

第1図は、従来のMISPETのゲート保護回路を示す回路図である。図中、(I) はゲート破職防止のために接続されたダイオード(I) はMISPETであり、MISPET(2)のゲート(D)及びダイオード(I) の関値が入力端子(T) に接続されている。また、MISPET(2)のソース・基板及びダイオード(I) の底値は接地端子(内とび続されている。とのように、入力端子(内と反地強子(内との間にダイオード(I)を介押することにより電流パイパス路を設け、MISPET(3)のゲートに過ぎ圧が印加されるのを阻止し、ゲート破壊を防止する。

しかして、従来回路において、ダイオード⑴が

a)

(2)

特開昭56- 19657(2)

MISPET(2)のゲート破壊防止に有効に作用するためには、ダイオード(1)のブレークダウン電圧 VBをMISPET(2)のゲート破壊耐圧 VMより低くする必要がある。しかし、この条件を満足させることは、以下に述べるように実験問題として非常に困難である。

すなわち、ダイオード(I)とMISPET (2)を同一基板内に形成したとき、ダイオード(I)のプレークダウン電圧 VB は基板の不納物機度の関数となつているが、基板の機度はMISPETの諸特性に直接作用するため、使用できる基板の機度の関係から、ダイオード(I)のプレークダウン電圧 VB を 80V以下にするとは非常に因難でもつた。一方、MISPET (2)のゲートのピンホールの有無により多少異なるが、ゲート絶破域の膜厚が 1000 大程度のとき約 50V 程度になることがあり、ダイオード(I)による保護作用がなくなることがあつた。

。ととろで、 MISPET のゲート破壊は人体等に帯電

(3)

した幹電気によることが多い。この幹電気によるMISPETのゲート破壊の状況を第2図の回路図を用いて説明する。図中、30は高電圧発生装置、40は人体の幹電容量であり、通常100~200PPである。(6)は人体の内部抵抗及び接触扱抗であり、通常500 は程度である。(6)はMISPET、(7)はリレーである。この回路では、高電圧発生装置(3)と容量(4)とがリレー(7)を介して閉回路を構成し、容量(4)・MISPET (6)及び抵抗(6)がリレー(7)を介して閉回路を構成している。

次に第2図に示した回路の動作について説明する。先す、リレー()を高延圧発生装置(3)側に接触させ閉回路にすると、高延圧が容量(4)に審視される。次に、リレー(1)をMISPET (6)側に凝触させ閉回路とする。すなわち、人間がMISPET (6)の入力端子に触れたことになる。このとき、容量(4)に審えられた電荷が抵抗(6)を通してMISPET (6)に印加されるととになり、MISPET (6)のゲート破場の原因となった。

.この MISPET (6)に印加される単圧は、リレーのが

(4)

切換つた瞬間には非常に高電圧であるが、電荷を放電するに従つて急速に放棄するものである。従って、MISPETのゲート破壊を防止するためには、 破塊的な高電圧に対してゲートを保護するよりも 瞬間的な高電圧に対し源応性がよく、所定の電荷 を放電し、MISPETのゲートにゲート破壊耐圧 VM 以上の高電圧が印加されないようにすることが重 供となる。

この発明は上記の点に鑑みてなされたものであり、その目的とするところは、人体に帯電した影響気等による瞬間的な高電圧の印加からMISPETのケートを保護し、ゲート破壊町圧が 50V 程度之下つても確実にゲートを保護し份る構成の制単な破壊防止回路を有する牛導体展費回路を提供することである。

図中、山は B P B 形トランジスタであり、エミンタが入力端子(T)に、コレクタが接地端子(B)に失っ様状されている。(B) はゼナーダイオードであり、

トランジスタ (a) のベースと 接地 端子 (B) 間に 接続されている。

次に類8図の実施例回路の動作について設別する。入力端子(T)に第2図の等価回路で示される高電圧発生回路より負極性の高電圧が印加されると、その電圧によりセナーダイオード(I)が瞬間的に呼通し、トランジスタ(I)にベース電流を流すのでトランジスタ(I)に対する。その依、買ちに入力端子の電圧は被殺するので、セナーダイオード(I)は阻止能力を回復し、トランジスタ(I)のベース電流を供給しなくなり、従つてトランジスタ(I)は非典地となる。

ところで、上述したように、人体の形態気容能は 100 ~ 200 p B と小さく、これに書わえられている 電荷量も小さいため、 B P B 形トランジスタ(a) の 単連期間が 短かくても瞬間的 な高電圧を パイパスし、 MISPETの ゲートを破滅から 保護することができる。 等に、上述の動作が、 第 1 図に示した従来回路のダイオード(1) のブレークダウン電圧 VB

(6)

(5)

排開超56- 19657(3)

より低い 電圧でおこる点に注意すべきである。即 な、入力 端子 (T) に印加される電圧が上昇した場合 第1 図に示した従来回路のダイオード(1) がブレー クダウンするよりも早く第8 図の実施例回路のド P × 形トランジスタ (8) が 導通することになり、 MISFET (2) のゲートに高電圧が印加されないことに なり、たとえ MISFET (2) のゲート破壊耐圧 VMが 50V 程度にまで低下していても、値実にゲートを保護 することができる。

第4回は第8回の回路を集積回路装置に組込んだ場合の一実施例を示す疑断面図である。図中、叫は当年導性を有するシリコン基板で、MISPET (2)の基板(5)となり、又、当P当形トランツスタ(3)のコレクタとなる。この当形基板四に例えばボロン等のP形不純物を拡散して、当P当形トランジスタ(6)のベース及びゼナーダイオード(0)の一部となる深いP形領域(1)と、MISPET (2)のドレイン及びフースとなる浅いP形領域(4)の形形成されている。そして、深いP形領域(4)内に、当P当形トランジスタ(6)のエミッタとなる当形領域(3)が、また

(7)

は入力信号が印加される入力端子にゲートが、基準単位点にソースがそれぞれ接続された機保護絶候ゲート形電界効果トランジスを案子と、輸配入力強子にエミッタが、基準単位点にコレクタがそれぞれを税されたパイポーラ形半導体案子のペースと上記基準を位点との間に凝緩された定電圧素子とからなり、パイポーラ形半導体案子により迅速かつ確実により、カ湾子に印加された過電圧をパイパスするため、MIBBETのゲートを破壊から防止できる効果がある。4. 図面の簡単な説明

第15 は従来の破壊防子回路を有する半導体業権回路を示す回路図、第2 図は人体等の幹電気がMIBPET に印加される原理を説明するための回路図、第8 図は不够別による半導体業機回路の一実施例を示す回路図、第4 図は第8 図に示した回路半導体装置に組込んだ場合の一例を示す緩断面図である。図中、同一部分又は相当部分には同一符号を付している。(2) … MISPET、(3) … MP Nトランジス

代进人 : 4 對 信 一 (外1名)

...

ゼナーダイオード(の)の一部となる当形領域以が形成されている。また、浅い早形領域の・のと当形領域ののを除いた装面はシリコン酸化以の一部(16a) は、緩厚が他の部分よりも薄く形成してあり、ゲート酸化硬となる。そして、上配の如く構成ののは、大き体の表面には、アルミニウム等の導電緩ののののが電極引出し用等の配機として過去的に形成してある。なか、(T)は入力端子を、(B)は嵌地端子を示している。

上配実施例では定蔵圧業子としてセナーダイオードの例を示したが、 これに限られず他の定電圧 架子に代置しうることは云うまでもない。

「又、以上の説明は、** 形態板上に、MISPET 及び N P N 形トランジスタを形成した場合について、かこなつたが、P 形態板を用いた場合でも、パイポーラトランジスタをP N P 形の構成にする等をかこなえば同様の保護作用をもつことは、明らかである。」

以上のように、との発明による半導体集被回路

. . .

À

